Лесно проектиране на чипове

Л

Въведение

Думата за проектиране на чип означава изграждане на интегриран чип, чрез интегриране на милиарди транзистори в

постигане на заявление. Приложението може да отговаря на определено изискване като микропроцесор, рутер, мобилен телефон и др. Интегрална схема, предназначена за конкретно приложение, се нарича ASIC (специфични за приложението интегрални схеми).

Днешните ASIC чипове са доста сложни, снабдени с по-голям брой транзистори, насочени към конкретен

производствен процес за изработване на интегрални схеми, в режим на нанометър, включващ много и много предизвикателства, като познаване на различни протоколи, архитектури, модели, формати, стандарти, знания за CMOS логика, концепции за дигитален дизайн, опитомяване на инструмента EDA за различни изисквания за дизайн като площ, синхронизация, мощност, топлина, шум, рутируемост, литография, познания за различни променливости като дължина на канала, Vt, вариации на ширината на линиите, абрекции на лещи, ефекти на падане на IR, междинни, интра-матрични вариации, ефекти и различни шумови ефекти като шум на пакета, EMI шум, шум от електропреносната мрежа, шум от кръстосани разговори и способност за тестване и валидиране и знание за моделиране и характеризиране на всички тези ефекти предварително във фазата на проектиране, стъпки за увеличаване на добива за увеличаване на рентабилността крива, с кратък период от време до пускане на пазара за минимизиране на риска и максимизиране на предвидимостта и модулен подход към успеха. Сега нека се спрем на “Изкуство на чип проектиране”

Използвани са много технически жаргони, няма какво да се притесняваме, че скоро ще влезем там … Бъдете с мен, обещайте ви да разберете концепциите, стоящи зад проектирането на чипове.

Преди да проектирате чип? Трябва да мозъчна буря

1. За какъв пазар е насочен чипът?

2. Какви са протоколите, включени в чипа?

3. Какви ще бъдат нашите Архитекти на процесори / шини?

4. каква е мощността / IR-drop / timing / Area / Yield / цели и как да го финансирам в чипа?

5. Какъв е процесът, в който ще се произвежда чипът?

7. какви са различните IP изисквания / памет на трети страни?

8. какъв е нашият инструмент за проектиране и инструментите и методологията на EDA?

9. Каква е прогнозната цена на чипа?

10. Преди всичко долната линия на всеки бизнес модел са парите, какъв ще бъде нашият модел на печалба, оценка на нашата ROI (възвръщаемост на инвестицията).

Аналогия на архитектурата на чип дизайн срещу архитектурата на сградата.

Защо аналогия със строителната архитектура, просто е да разберем концепциите за проектиране на чипове по-добре, тъй като сме добре запознати със строителната архитектура, тогава ще ни е лесно да картографираме архитектурата на чип дизайна.

Потокът на VLSI (много мащабна интеграция) е еволюирал подобно на потока, включен в строителството на сгради. Сега нека се спрем на строителния поток, за да разберем по-добре развитието на потока от проектиране на VLSI чип.

Когато някога започнем да изграждаме сграда, ще имаме архитектура, как трябва да изглежда сградата, външен вид и всичко подобно на това, което ще проектираме в архитектурата на чипа, въз основа на изискванията на продукта , за какво е адресиран продуктът и за кого да се обслужват какви нужди, така наречената спецификация, ще има модулите.

Сега нека да влезем в частта за изпълнение както на Building & Chip.

Първо идваме с етажния план на сградата, по същия начин идваме с етажния план на чипа. Въз основа на свързаността / достъпността / vaasthu ние поставяме нашите стаи, по същия начин имаме ограниченията за поставяне на блоковете. Както строим сградата с тухли, така и за Chip Design имаме библиотеки, които са като предварително проектирани тухли, за специфична функционалност.

Сега нека се опитаме да разберем силовата структура или електрическата свързаност в нашата сграда. Първоначално имаме електрически план за нашата сграда, където имаме изискване всички наши електрически джаджи да се захранват. Подобно на това имаме изискване за мощност на чипа, необходимата мощност се подава през захранващите накладки, през пръстен като топология, за да има равномерно разпределение във всички ъгли на чипа, а захранването трябва да достигне всички стандартни клетки ( тухли за проектиране на чипове)., това се нарича като топология на захранващата мрежа в Chip-Design, сега изискването е колко добре проектираме нашата Power-grid, за да намалим IR-спада, така че нашите стандартни клетки да получат подходяща мощност изискване.

Не бих направил справедливост, ако не дискутирам за часовника и часовника в потока на Chip-Design. Ние имаме

синхронен начин на проектиране и асинхронен начин на проектиране (труден за проверка). По-голямата част от чиповете следват синхронен начин на кодиране, за който е възможен статичен анализ на времето. За уместност на флопите, часовникът към тези флопове трябва да достигне едновременно от кристала, с някои изкривени цели с чипа. За да се случи това, стъпка, наречена като дърво на часовника, се извършва след захранване мрежата е създадена.

Нека се опитаме да визуализираме концепцията зад Place & Route в чип дизайна. Трябва да се подложим на много концепции за моделиране, за да разберем процеса на проектиране на чипове. За да разберем по-добре тази концепция за място и маршрут, нека приемем общество, където живеят хора, които говорят различни езици, и нека си представим, че хората, които говорят на едни и същи езици, живеят в общност, тогава комуникацията е много по-лесен, подобен начин при проектирането на чипове, стандартните клетки, които имат дизайнерски връзки, се поставят по-близо в потока на разположението, тази концепция се нарича регионализиране. Сега, когато в областта на групирането на стандартните клетки, клетките, които наистина споделят данни, трябва да се поставят в близост, така че да се постигне синхронизиране и да се оптимизира добре. Тази стъпка се нарича разположение, Свързване през стандартните клетки. клетки се нарича маршрутизация, предизвикателството е да има оптимизирани или намалени дължини на проводниците.

Сега нека се опитаме да се опитаме да разберем концепцията за целостта на сигнала в Chip-Design, често наричана от нас SI Effect. Тъй като процесът ни се свива от ден на ден и нашият силициев реактив е скъп, ние се опитваме да го направим

настаняват все повече и повече стандартни клетки в ограничената зона, така че клетките се поставят много близо

близост, така че превключването на едното може да окаже влияние върху поведението на останалите, което може да направи пътя по-бърз или по-бавен, този проблем се нарича целостта на сигнала. По подобен начин в нашата конструкция, за да се запази целостта на къщата (съседна свободна зона), в рамките на ограничената зона на модулност, ние се опитваме да създадем огради през сгради, по същия начин можем да мислим за концепция, наречена екраниране, високочестотната сигнална мрежа с напречните мрежи. Извършваме разстояния между сградите, подобен начин можем да изпълняваме разстояния през мрежите, които са в непосредствена близост.

За да се валидира силиция от проблемите на технологичността, концепцията в Chip Designing е

Дизайн за тест (DFT). Една от DFT техниките е сканиращата верига. За да разберем концепцията за сканиращата верига, можем да си представим, че имаме вход за входна врата и изход за задната врата, а човек преминава от входната врата и излиза от изхода на задната врата на сградата, че ние сме сигурни, че няма блокиране в стаите в сградата, за да се задържи този човек, подобно на тази аналогия, джапанките са свързани заедно, създавайки сканираща верига и стойностите за въвеждане на теста се предават от сканирането верижното въвеждане на чипа и очакваните данни се визуализират в изхода на веригата за сканиране на чипа, тогава се приема, че чипът не съдържа проблеми с технологичността, като закъсали грешки (заседнали в една или останали в нули).

Допълнителни концепции и знания в проектирането на чипове, Посетете сега, Безплатен достъп

http://www.vlsichipdesign.com

About the author

By user

Recent Posts

Recent Comments

Archives

Categories

Meta